侵权投诉
订阅
纠错
加入自媒体

LED照明封装技术掀起革命

2013-08-28 11:23
seele_jin
关注

  所谓2.5D是将多颗主动IC并排放到被动的硅中介层上,因为硅中介层是被动硅片,中间没有晶体管,不存在TSV应力以及散热问题。通过多片FPGA的集成,容量可以做到很大,避开了新工艺大容量芯片的良率爬坡期,并因解决了多片FPGA的I/O互连问题而大幅降低了功耗。

  3D是指把多层芯片采用微凸块及硅通孔技术(TSV)堆叠在一起。微凸块是一种新兴技术,面临非常多的挑战。一是两个硅片之间会有应力,举例来说两个芯片本身的膨胀系数有可能不一样,中间连接的微凸块受到的压力就很大,一个膨胀快,一个膨胀慢,会产生很大的应力。二是在硅通孔时也会有应力存在,会影响周围晶体管的性能。三是热管理的挑战,如果两个都是主动IC,散热就成为很大的问题。所以行业需要解决上述三个重要挑战,才能实现真正的3D封装。

  一般在晶圆制造CMOS结构或者FEOL步骤之前完成硅通孔,通常称作Viafirst。因为TSV的制作在fab的前道工艺即金属互联层之前进行,此种方式在微处理器领域研究较多,可作为SoC的替代方案。

  而将TSV放在封装阶段,通常称之为Vialast。这种方式的优势是可以不改变现在的IC制造流程和设计。采用Vialast技术即在芯片的周边进行通孔,然后进行芯片或者晶圆的多层堆叠。此种方式目前在存储器封装中盛行。

  TSV通孔工艺需要几何尺寸的测量,以及对于刻蚀间距和工艺可能带来的各种缺陷检测。通常TSV的孔径在1~50微米,深度在10~150微米,纵宽比在3~5甚至更高。每个芯片上通孔大约在几百乃至上千个。

  目前能实现3D封装的只是存储器芯片,如东芝于2013年2月采用19nm空气隔离技术生产出64GB与128GB的NAND闪存,并通过减薄至30微米,将16层芯片堆叠于一体,采用引线键合方法,作成容量达1024GB的薄型封装。

  三星也于2013年8月宣布开始量产128GBNAND3D闪存。而意法半导体照明的MEMS也实现了3D封装,因为它面临的发热等问题小一些。
 

声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号